IMPLEMENTAÇÃO DA TÉCNICA DE SOFTWARE PIPELINING NA REDE EM CHIP IPNOSYS
Redes em chip, Rede IPNoSyS, Paralelismo, Software Pipelining, Desempenho.
Com os avanços do universo tecnológico os sistemas embarcados estão cada vez mais presentes em nosso cotidiano, por estes poderem colocar toda a capacidade computacional dentro de um circuito integrado, o que impulsionou o surgimento de arquiteturas de comunicação, como as redes em chip (Network-on-Chip - NoC), como alternativa de arquitetura de interconexão para sistemas em chip (System-on-Chip - SoC). As NoCs são estruturas que possuem roteadores com canais ponto-a-ponto que interconectam os cores do SoC, provendo comunicação. Existem diversas redes em chip na literatura, cada uma com suas características específicas. Dentre essas, para este trabalho foi a escolhida a rede IPNoSyS (Integrated Processing NoC System) por ser uma rede em chip com características diferenciadas em relação às NoCs em geral, pois seus componentes de roteamento acumulam também a função de processamento; seus roteadores são processantes, ou seja, eles possuem unidades funcionais capazes de executar instruções. Com esse novo modelo, pacotes são processados e roteados pela arquitetura do roteador. Este trabalho visa melhorar o desempenho das aplicações que possuem repetição, pois essas aplicações gastam um tempo maior na sua execução, o que se dá pela repetida execução de suas instruções. Assim, é proposta uma maneira de otimização do tempo de execução dessas estruturas, através do emprego de uma técnica de paralelismo a nível de instruções, visando melhor aproveitar os recursos disponíveis pela arquitetura. As aplicações são testada através de simulações e comparadas com a versão original da arquitetura, que provê paralelismo apenas em nível de pacotes.