Banca de QUALIFICAÇÃO: CHRISTIANE DE ARAUJO NOBRE

Uma banca de QUALIFICAÇÃO de DOUTORADO foi cadastrada pelo programa.
DISCENTE : CHRISTIANE DE ARAUJO NOBRE
DATA : 28/01/2026
HORA: 09:00
LOCAL: https://meet.google.com/mbk-grkb-bmd
TÍTULO:

Arquiteturas de Hardware Baseadas em Redes Neuromórficas para Classificação de Imagens Hiperespectrais

PALAVRAS-CHAVES:

Visão Computacional, Redes Neuromórficas, Acelerador de Hardware, Rede Neural de Picos, Imagens Hiperespectrais

PÁGINAS: 86
RESUMO:

O crescente aumento do volume de dados e das demandas por processamento de

alto desempenho em aplicações modernas, especialmente aquelas executadas na

borda da rede (edge computing), tem imposto desafios significativos às arquiteturas

computacionais tradicionais, que frequentemente apresentam limitações

relacionadas ao consumo energético, à latência e à escalabilidade. No domínio da

visão computacional, essas limitações tornam-se ainda mais significativas, uma vez

que grandes fluxos de informações precisam ser processados sob restrições

severas de recursos. Nesse cenário, a computação neuromórfica emerge como uma

abordagem promissora, reproduzindo o processamento orientado a eventos, os

mecanismos de memória distribuída e comunicação por meio de pulsos discretos do

cérebro humano. Como principal modelo desse paradigma, as Redes Neurais de

Picos (SNNs, do inglês Spiking Neural Networks) têm ganhado destaque por serem

particularmente adequadas para aplicações de visão computacional em sistemas

embarcados e na borda, explorando a esparsidade temporal e a codificação binária

dos picos, o que viabiliza soluções computacionalmente eficientes. Ainda assim, o

potencial das SNNs pode ser plenamente explorado por meio do uso de

aceleradores em hardware dedicados, capazes de atender requisitos como

desempenho, consumo de energia e latência. Diante do exposto, este trabalho

propõe um acelerador em hardware baseado em SNNs para classificação de

imagens hiperespectrais (HSIs). Para alcançar esse objetivo, realizou-se uma

revisão sistemática abrangente da literatura sobre arquiteturas de redes neurais

aplicadas nesse contexto. Apesar dos estudos existentes, não foram identificadas

investigações sobre aceleradores em hardware para SNNs voltados ao

processamento de HSIs. O modelo proposto foi implementado em VHDL e para

avaliar a estrutura foi utilizado o conjunto de dados Indian Pines, fazendo uma

avaliação do desempenho, acurácia e uso de recursos de hardware, sendo

comparado a um acelerador baseado em arquitetura CNN-1D. Com isso, estetrabalho propõe como contribuição a implementação, o teste e a validação de um

acelerador em hardware baseado na arquitetura SNN, aplicado a HSIs, capaz de

oferecer um equilíbrio entre tempo de computação, acurácia e uso de recursos de

hardware.

MEMBROS DA BANCA:
Presidente - 1694485 - MARCIO EDUARDO KREUTZ
Interna - 1882699 - MONICA MAGALHAES PEREIRA
Externo à Instituição - MATEUS RUZIG - UFSM