IMPLEMENTAÇÃO DA TÉCNICA DE SOFTWARE PIPELINING NA REDE EM CHIP IPNOSYS
Redes em chip, Rede IPNoSyS, Paralelismo, Software Pipelining, Desempenho.
Com os avanços do universo tecnológico os sistemas embarcados estão cada vez mais presentes em nosso cotidiano, por estes poderem colocar toda a capacidade computacional dentro de um circuito integrado, o que impulsionou o surgimento de arquiteturas de comunicação, como as redes em chip (Network-on-Chip - NoC), como alternativa de arquitetura de interconexão para sistemas em chip (System-on-Chip - SoC). As NoCs são estruturas que possuem roteadores com canais ponto-a-ponto que interconecta os cores do SoC e prover comunicação. Há diversas redes em chip na literatura, cada uma com suas características específicas. Dentre essas NoCs, para este trabalho foi a escolhida a IPNoSyS (Integrated Processing NoC System) por ser uma rede em chip com características diferenciadas em relação às NoCs em geral, pois seus componentes de roteamento acumulam também a função de processamento; seus roteadores são processantes, ou seja, eles possuem unidades funcionais capazes de processar instruções. Com esse novo modelo, pacotes são processados e roteados pela arquitetura do roteador. Este trabalho visa melhorar o desempenho das aplicações que possui repetição, pois essas aplicações gastam um tempo maior na sua execução, por possuírem instruções que são executadas inúmeras vezes. Assim, é proposto uma maneira de otimização do tempo de execução dessas estruturas, através da técnica de paralelismo software pipelining, que é uma técnica que aproveita ao máximo os recursos disponíveis pela arquitetura e executa diversas instruções em paralelo, deste modo, produzindo resultados significativos, no tempo de execução dessas aplicações.