GERAÇÃO DE TOPOLOGIAS TOLERANTES A FALHAS COM CRITÉRIOS DE ENTREGA DE PACOTES EM TEMPO-REAL
Redes-em-Chip, Topologia, Tolerância a Falhas, Tempo Real.
O avanço na capacidade de integração dos chips permitiu o surgimento de sistemas com vários núcleos de processamento, com as redes-em-chip se tornando o principal paradigma na comunicação entre elementos de sistemas multiprocessados. Diversas propostas têm surgido a fim de atender principalmente restrições de latência média, área, consumo de energia. Os projetos também abrangem a arquitetura da rede, com a geração de topologias que proporcionam desempenho otimizado para aplicações específicas. Este trabalho propõe uma heurística para a geração de topologias tolerantes a falhas capaz de entregar os pacotes de tempo-real e não tempo-real por um caminho alternativo dentro da rede em caso de falha em um link. A exploração parte sempre de uma topologia regular mesh-2D e busca topologias tolerantes à falhas que consigam entregar o maior número de pacotes possível dentro do prazo. O desenvolvimento da implementação é baseado no simulador NOC42, tornando-o capaz de trabalhar com topologias irregulares, pacotes de tempo-real e um algoritmo de roteamento baseado em uma tabela de roteamento.