Banca de DEFESA: LEONARDO AUGUSTO CASILLO

Uma banca de DEFESA de DOUTORADO foi cadastrada pelo programa.
DISCENTE: LEONARDO AUGUSTO CASILLO
DATA: 11/07/2013
HORA: 09:00
LOCAL: Sala de Reuniões do Departamento de Informática e Matemática Aplicada - DIMAP
TÍTULO:

Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: Estudo do Impacto sobre a complexidade de hardware para o padrão MIPS

PALAVRAS-CHAVES:

Processadores Soft-Core, Microarquiteturas Microprogramadas, Adaptaçao arquitetural, ISA MIPS

PÁGINAS: 88
GRANDE ÁREA: Engenharias
ÁREA: Engenharia Elétrica
SUBÁREA: Circuitos Elétricos, Magnéticos e Eletrônicos
ESPECIALIDADE: Circuitos Eletrônicos
RESUMO:

No meio acadêmico, é comum a criação de processadores denominados didáticos ou acadêmicos, voltados para práticas de disciplinas de hardware na área de Computação e que podem ser utilizados como plataformas em disciplinas de softwares, sistemas operacionais e compiladores. Muitas vezes, tais processadores são descritossem uma ISA padrão, o que exige a criação de compiladores e outros softwares básicos para prover a interface hardware/software e dificulta sua integração com outros processadores e demais dispositivos. A Computação Reconfigurável, ao proporcionar a criação ou modificação de qualquer processador descrito em uma linguagem do tipo HDL, permite que o caminho de dados que representa a parte operativa de um processador, bem como a máquina de estados que implementa a unidade de controle do mesmo, possam ser reescritos e alterados conforme surgem novas necessidades.

Em particular, os processadores RISP possibilitam a alteração das instruções da máquina, permitindo inserir ou modificar instruções, podendo até mesmo se adaptar a uma nova arquitetura. Este trabalho, abordando como objeto de estudo processadores didáticos soft-core descritos em VHDL, a partir de uma metodologia proposta e sua aplicação em dois processadores com diferentes níveis de complexidade, mostra que é possível adaptar processadores para uma ISA padrão sem provocar aumento no nível de complexidade do hardware, ou seja, sem o acréscimo significativo da área em chip, ao mesmo tempo em que o seu nível de desempenho na execução de aplicações permanece inalterado ou é aprimorado. As implementações também permitem afirmar que além de ser possível substituir a arquitetura de um processador sem alterar sua organização, um processador RISP pode alternar entre diferentes conjuntos de instrução, o que pode ser expandido para alternância entre diferentes ISAs, permitindo a um mesmo processador se tornar uma arquitetura híbrida adaptativa, passível de ser utilizada em sistemas embarcados e ambientes multiprocessados heterogêneos.

MEMBROS DA BANCA:
Presidente - 2177449 - IVAN SARAIVA SILVA
Interno - 2212166 - BENJAMIN RENE CALLEJAS BEDREGAL
Externo ao Programa - 1882699 - MONICA MAGALHAES PEREIRA
Externo à Instituição - DANNIEL CAVALCANTE LOPES - UFERSA
Externo à Instituição - KARLA DARLENE NEPOMUCENO RAMOS - UERN