Algoritmos e Arquiteturas VLSI para Detectores MIMO com Decisão Suave
MIMO, detecção, demodulação, processamento digital de sinais, arquitetura, VLSI, ASIC, FPGA
O uso de sistemas de Múltiplas Entradas e Múltiplas Saídas (Multiple Input Multiple Output - MIMO) tem permitido a recente evolução dos novos padrões de comunicação móvel. A técnica MIMO da Multiplexação Espacial, em particular, provê um aumento linear na capacidade de transmissão com o mínimo entre número de antenas transmissoras e antenas receptoras. Para se obter um desempenho próximo a capacidade em sistemas com Multiplexação Espacial faz-se necessário o uso de um detector MIMO com decisão suave do tipo Maximum a Posteriori Probability. Entretanto, tal detector é muito complexo para soluções práticas. Assim, o objetivo dos algoritmos de detecção MIMO voltados para implementação é obter uma boa aproximação do detector ideal mantendo um nível de complexidade aceitável. Além disso, o algoritmo precisa ser mapeado para uma arquitetura VLSI de área pequena e que atenda a taxa de transmissão exigida pelos padrões de comunicações móveis. Sendo a multiplexação espacial uma técnica recente, defende-se que ainda há muito espaço para evolução dos algoritmos e arquiteturas relacionadas. Por isso, esta tese se focou no estudo de algoritmos e arquiteturas VLSI para detectores MIMO de banda larga com decisão suave. Como resultado, algoritmos inéditos foram desenvolvidos partindo de propostas de otimizações para algoritmos já estabelecidos. Baseado nesses resultados, novas arquitetura de detectores MIMO com modulação configurável e competitivos parâmetros de área, desempenho e taxa de processamento foram propostas. Os algoritmos desenvolvidos foram extensivamente simulados e as arquiteturas sintetizadas para que os resultados pudessem servir como referência para outros trabalhos na área.