DESENVOLVIMENTO DE UMA NOVA PROPOSTA DE ARQUITETURA EM HARDWARE PARA APLICAÇÕES GENÉRICAS UTILIZANDO REDES NEURAIS ARTIFICIAIS PROTOTIPADA EM FPGA
Sistemas Embarcados, Redes Neurais Artificiais, RTL Design, FPGA E VHDL
A presente dissertação de mestrado propõe uma nova arquitetura em hardware, desenvolvida para embarque de redes neurais artificiais, especificamente do tipo Multilayer Perceptron (MLP). É proposto nessa arquitetura, que as aplicações com RNA tenham facilidade no procedimento de embarque de uma rede neural MLP em hardware, além de permitir uma facilidade na configuração de vários tipos de redes MLP e com diferentes tamanhos (neurônios e camadas). Para permitir essa maleabilidade de configurações nas RNA que o sistema executará, então um conjunto de componentes (datapath) e um controlador são necessários para executar instruções que definirão a arquitetura da rede MLP. Ou seja, o hardware funcionará a partir de instruções previamente conhecidas, as quais indicarão o comportamento do sistema para que ele execute a rede MLP tal como a descrita nas instruções passadas, garantido a partir dos processadores neurais desenvolvidos para o sistema. Separadamente, os pesos e bias terão de estar fixos, ou seja, a rede neural a ser embarcada já deve estar treinada de maneira off-line (realizada antecipadamente em software). O dispositivo reconfigurável FPGA foi escolhido para implementação, simulação e testes prototipados para aplicar o sistema em problemas reais e o hardware foi descrito em linguagem VHDL.