Arquitetura de Processamento Híbrido Tolerante a Falhas para Nanossatélites
CubeSat, FPGA, Arquitetura de Processamento Híbrido, PULP, RISC-V
Atualmente, a crescente demanda por capacidade de processamento a bordo tem incentivado pesquisas relacionadas ao uso de FPGAs (Field-Programmable Gate Arrays), sistemas em chip e arquiteturas de processamento híbrido, compostas pela integração de unidades de processamento e FPGAs, em CubeSats. Contudo, as restrições de massa, tamanho e energia, assim como, a radiação presente em ambiente espacial, são desafios que devem ser contornados durante o projeto de missões com esses satélites. Ao longo dos anos, vários processadores foram desenvolvidos baseados em diferentes arquiteturas do conjunto de instruções e com aplicação de técnicas de tolerância aos efeitos da radiação. Trabalhos recentes têm analisado o desempenho e a confiabilidade de processadores RISC-V em missões espacias. Porém, verifica-se uma escassez de publicações sobre a aplicação de cores RISC-V integrados a FPGAs para uso em CubeSats. Nesse contexto, este trabalho apresenta a proposta de uma arquitetura de processamento híbrido tolerante a falhas para aplicação em nanossatélites. A arquitetura proposta tem como base cores RISC-V interconectados com uma região de lógica reconfigurável, onde serão desenvolvidos módulos de aceleração em hardware. Desse modo, busca-se contribuir com uma arquitetura capaz de proporcionar alta capacidade de processamento e baixo consumo energético. Para a implementação, serão utilizados FPGAs comerciais e o protocolo de comunicação on-chip AMBA AXI. Além disso, para validar a arquitetura proposta, será realizada a implementação da aceleração em hardware de algoritmos para determinação de órbita e controle de atitude, como o Filtro de Kalman.