Execução de bytecode Python em FPGA
FPGA; Python; máquina virtual; bytecode; escalabilidade.
Este trabalho propõe executar o bytecode do Python diretamente em FPGA por meio de uma máquina virtual (VM) dedicada, sintetizável em Verilog. Diferentemente de fluxos baseados em HLS ou DSLs de hardware, a abordagem preserva a experiência do desenvolvedor: o bytecode gerado pelo CPython é consumido por uma microarquitetura de pilha, sem exigir conhecimento de HDL do usuário. Além da VM, investiga-se a escalabilidade em hardware da solução, isto é, escalar a VM para múltiplas threads diretamente em FPGA, explorando o paralelismo intrínseco da plataforma e removendo o GIL. Como prova de conceito, implementou-se um subconjunto de opcodes e um caminho de E/S via UART, avaliados em uma Basys 3 (Artix-7). Os resultados indicam compatibilidade funcional com o CPython para o conjunto suportado e potencial de desempenho com baixa utilização de recursos e energia por operação. As contribuições esperadas incluem: (i) uma VM Python sintetizável que executa bytecode nativo; e (ii) um esquema de escalar a VM em hardware para múltiplas threads.