Proposta de Implementação em FPGA de Máquina de Vetores de Suporte
Máquina de Vetores de Suporte, SVM, Otimização Sequencial Mínima, FPGA.
O projeto possui como objetivo a implementação paralela tanto da fase feed-forward de uma Máquina de Vetores de Suporte (SVM) quanto de sua fase de treinamento em hardware reconfigurável do tipo FPGA. O treinamento será feito utilizando Otimização Sequencial Mínima e o kernel utilizado será o kernel polinomial. Após a implementação paralela em hardware, a SVM será validada por simulação e serão feitas análises associadas ao desempenho temporal da estrutura proposta, assim como análises associadas ao uso de área da FPGA.