Implementação de matriz de neurônios dinamicamente reconfigurável em FPGA para a descrição de redes neurais artificiais genéricas
Redes Neurais Artificiais. FPGA. Sistemas Parcialmente Reconfiguráveis.
As Redes Neurais Artificiais (RNA), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução dos destes problemas torna-se indispensável a sua implementação em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex® 6 da Xilinx®, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software.