Banca de QUALIFICAÇÃO: LEONARDO AUGUSTO CASILLO

Uma banca de QUALIFICAÇÃO de DOUTORADO foi cadastrada pelo programa.

DISCENTE: LEONARDO AUGUSTO CASILLO

DATA: 01/10/2010

HORA: 09:30

LOCAL: Auditório do LAMP

TÍTULO:

Exploração do espaço de projeto de microprocessadores para plataformas MPSoC baseadas em NoC: Impacto do uso de múltiplas micro-arquiteturas no desempenho das plataformas (potência, área e desempenho)


PALAVRAS-CHAVES:

Processadores Embarcados, Sistemas Multiprocessados, Micro-arquitetura, Redes em Chip


PÁGINAS: 89

GRANDE ÁREA: Engenharias

ÁREA: Engenharia Elétrica

RESUMO:

A complexidade envolvida na concepção de sistemas embarcados exige cada vez mais que os componentes de hardware e software atuem como um processador de propósito geral, enquanto mantém suas características inerentes quanto ao desempenho na execução de aplicações em tempo real e baixa dissipação de potência. A possibilidade de integração de componentes de hardware em um único chip resultou em um sistema computacional multiprocessado em chip denominado MPSoC - Multiprocessor System-on-Chip), no qual utilizam-se múltiplos processadores que operam em uma freqüência mais baixa do que a de processadores de propósito geral convencionais para que se obtenha eficiência energética mantendo o desempenho do sistema. As diversas possibilidades dos parâmetros envolvidos na construção de um MPSoC quanto ao tipo e quantidade de registradores, bem como as diferentes opções de utilização de memória, paralelismo e mecanismos de interconexão levam a uma Exploração de Espaço de Projetos (EEP) em sistemas multiprocessados. Este estudo propõe uma EEP voltada para uma análise qualitativa frente ao uso de processadores com diferentes níveis de complexidade utilizados em um MPSoC baseado em redes-em-chip, e qual o impacto de cada um dos processadores envolvidos quanto aos requisitos de área em chip, desempenho na execução de tarefas e consumo de potência, considerados pontos críticos em um sistema embarcado. Esta proposta apresenta a construção de uma plataforma composta por quatro processadores com microarquiteturas distintas que serão utilizados em um MPSoC heterogêneo, sendo a arquitetura descrita na linguagem VHDL e prototipada em um FPGA Cyclone II da Altera, bem como a metodologia necessária para realizar a estimação de potência e obtenção das métricas de área e desempenho através da execução de aplicações ou partes destas. Os resultados obtidos serão analisados e comparados com versões de sistemas MPSoC homogêneos formados por cada um dos processadores envolvidos na aplicação, onde serão expostos os pontos que favorecem ou prejudicam o uso dos processadores a nível de componentes internos no atendimento aos requisitos desejados.


MEMBROS DA BANCA:
Externo à Instituição - ALTAMIRO AMADEU SUSIN - UFRGS
Presidente - 2177449 - IVAN SARAIVA SILVA
Interno - 347065 - JOSE ALBERTO NICOLAU DE OLIVEIRA
Externo à Instituição - KARLA DARLENE NEPOMUCENO RAMOS - UERN
Externo ao Programa - 1694485 - MARCIO EDUARDO KREUTZ
Notícia cadastrada em: 22/09/2010 12:00
SIGAA | Superintendência de Informática - | | Copyright © 2006-2020 - UFRN - sigaa10-producao.info.ufrn.br.sigaa10-producao