Banca de QUALIFICAÇÃO: FELIPE FERNANDES LOPES

Uma banca de QUALIFICAÇÃO de MESTRADO foi cadastrada pelo programa.
DISCENTE : FELIPE FERNANDES LOPES
DATA : 05/12/2019
HORA: 14:30
LOCAL: Auditório do nPITI
TÍTULO:

Propostas de implementacao de SVMs em hardware de alto desempenho utilizando computação reconfigurável


PALAVRAS-CHAVES:

SGD, SVM, FPGA,Computação Reconfigurável


PÁGINAS: 45
RESUMO:

Algoritmos de descida de gradiente estocástico (SGD em inglês), têm boa escalabilidade, e são boas opções para treinar algoritmos de aprendizado de máquina em aplicações como mineração massiva de dados. Apesar disso, mesmo com o uso do SGD, o tempo de treinamento pode se tornar altamente elevado, dependendo do conjunto de dados a ser analisado. Por esse motivo, aceleradores como matrizes de portas programáveis em campo (FPGAs em inglês) são usadas. Neste trabalho são exploradas implementações em hardware, usando FPGA, de uma máquina de vetor de suporte totalmente paralela usando gradiente estocástico para treinamento. Estudaremos também o impacto de técnicas de implementação em hardware como computação estocástica, quantização e binarização, após isso é analisado o impacto de cada uma delas no throughput, consumo de energia, ocupação de hardware e precisão estatística. Uma das implementações propostas em FPGA apresenta acelerações de mais de até 319x em comparação com implementações encontradas na literatura, ao mesmo tempo que exige menos recursos de hardware. Os resultados mostram que a arquitetura proposta é uma solução viável para problemas com altas demandas computacionais, como os presente na análise de big data.


MEMBROS DA BANCA:
Presidente - 1837240 - MARCELO AUGUSTO COSTA FERNANDES
Interno - 2885532 - IVANOVITCH MEDEIROS DANTAS DA SILVA
Externo ao Programa - 1943220 - ORIVALDO VIEIRA DE SANTANA JUNIOR
Notícia cadastrada em: 22/11/2019 21:35
SIGAA | Superintendência de Informática - | | Copyright © 2006-2020 - UFRN - sigaa10-producao.info.ufrn.br.sigaa10-producao