Banca de DEFESA: SILVIO ROBERTO FERNANDES DE ARAUJO

Uma banca de DEFESA de DOUTORADO foi cadastrada pelo programa.
DISCENTE: SILVIO ROBERTO FERNANDES DE ARAUJO
DATA: 30/03/2012
HORA: 10:00
LOCAL: Sala de Reuniões do DMAP
TÍTULO:

Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip – Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys


PALAVRAS-CHAVES:

Sistema IPNoSys algoritmo Spiral Complement, Multiprocessador em chip, MPSoC, redes em chip, NoC


PÁGINAS: 120
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

Aposta-se na próxima geração de computadores como sendo de arquitetura com múltiplos processadores e/ou processadores com vários núcleos. Neste sentido há desafios relacionados aos mecanismos de interconexão, frequência de operação, área ocupada em chip, potência dissipada, programabilidade e desempenho. O mecanismo de interconexão e comunicação considerado ideal para esse tipo de arquitetura são as redes em chip, pela escalabilidade, paralelismo intrínseco e reusabilidade. A comunicação nas redes em chip é realizada através da transmissão de pacotes que carregam dados e instruções que representam requisições e respostas entre os elementos processadores interligados pela rede. A transmissão desses pacotes acontece como em um pipeline entre os roteadores da rede, da origem até o destino da comunicação, permitindo inclusive comunicações simultâneas entre pares de origem e destinos diferentes. Partindo desse fato, propõe-se transformar toda a infraetrutura de comunicação de uma rede em chip, aproveitando os mecanismos de roteamento, arbitragem e memorização em um sistema de processamento paralelo de alto desempenho. Nessa proposta os pacotes são formados por instruções e dados que representam as aplicações, os quais são executados nos roteadores enquanto são transmitidos, aproveitando o pipeline das transmissões e a comunicação paralela. Em contrapartida, não são utilizados processadores tradicionais, mas apenas núcleos simples que controlam o acesso a memória. Uma implementação dessa ideia é a arquitetura intitulada IPNoSys (Integrated Processing NoC System), que conta com um modelo de programação próprio e um algoritmo de roteamento que garante a execução de todas as instruções presentes nos pacotes, prevenindo situações de deadlock, livelock e starvation. Essa arquitetura apresenta mecanismos de entrada e saída, interrupção e suporte ao sistema operacional. Como prova de conceito foi desenvolvido um ambiente de simulação para esta arquitetura em SystemC, o qual permite a configuração de vários parâmetros da arquitetura e obtenção dos resultados para avaliação da mesma.


MEMBROS DA BANCA:
Presidente - 437.280.904-25 - IVAN SARAIVA SILVA - UFPI
Interno - 2220777 - DAVID BORIS PAUL DEHARBE
Interno - 1694485 - MARCIO EDUARDO KREUTZ
Externo à Instituição - ALTAMIRO AMADEU SUSIN - UFRGS
Externo à Instituição - CESAR ALBENES ZEFERINO - UVI
Notícia cadastrada em: 27/01/2012 10:53
SIGAA | Superintendência de Informática - (84) 3215-3148 | Copyright © 2006-2019 - UFRN - sigaa04-producao.info.ufrn.br.sigaa04-producao