Processamento de vídeo em tempo real usando reconfiguração parcial dinâmica em FPGA
Processamento em tempo real, Processamento de video, FPGA, reconfiguração parcial
Este trabalho utiliza como base a arquitetura P2IP, que consiste em uma arquitetura de grão grosso reconfigurável (em tempo de execução) de baixa latência, aplicada ao processamento de imagens. Esta arquitetura já foi validada em FPGAs (Paulo Possa, 2013), sendo implementada com alguns algoritmos básicos de processamento de imagens, tais como detecção de bordas (Canny Edge Detection) e de cantos (Harris Corner Detection). A ideia do presente trabalho é expandir a funcionalidade da presente arquitetura utilizando para isso um FPGA que permita reconfiguração parcial dinâmica, que consiste em definir uma área estática e outra dinâmica dentro do FPGA. A parte dinâmica pode ser reprogramada sem reiniciar o sistema. Isso leva a um menor consumo dinâmico de energia, característica bastante relevante de sistemas alimentados a bateria. As variáveis utilizadas na validação da proposta serão o consumo, o tempo de resposta do sistema e a frequência máxima de operação.