Dados Gerais do Componente Curricular
| Tipo do Componente Curricular: |
DISCIPLINA |
| Unidade Responsável: |
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO (14.27) |
| Código: |
EEC2017 |
| Nome: |
SISTEMAS DIGITAIS |
| Carga Horária Teórica: |
60 h. |
| Carga Horária Prática: |
0 h. |
| Carga Horária de Ead: |
0 h. |
| Carga Horária Total: |
60 h. |
| Pré-Requisitos: |
( ( MAT0221 ) OU ( MAT0230 ) )
|
| Co-Requisitos: |
|
| Equivalências: |
( ZOO0320 )
|
| Excluir da Avaliação Institucional: |
Não |
| Matriculável On-Line: |
Sim |
| Horário Flexível da Turma: |
Não |
| Horário Flexível do Docente: |
Não |
| Obrigatoriedade de Nota Final: |
Sim |
| Pode Criar Turma Sem Solicitação: |
Não |
| Necessita de Orientador: |
Não |
| Exige Horário: |
Sim |
| Permite CH Compartilhada: |
Não |
| Permite Múltiplas Aprovações: |
Não |
| Quantidade de Avaliações: |
|
| Ementa/Descrição: |
Lógica Combinacional, Lógica Seqüencial, Projeto de controladores, Projeto de caminho de dados (datapath), Projeto de lógica RTL, Otimização (combinacional, seqüencial, RTL, datapath), Implementação física de sistemas digitais, Projeto de Processadores, Linguagem de descrição de hardware. |
| Referências: |
• Frank Vahid, “Digital Design”, 1ª edição, Wiley, 2006.
• Randy Katz, Gaetano Borrielo, “Contemporary Logic Design”, 2ª edição, Prentice Hall, 2005.
• John F. Wakerly, Digital design: Principles and practices", Prentice Hall, 2005.
• John P. Uyemura, Sistemas digitais: Uma abordagem integrada, Thomson, 2002.
• Ronald J. Tocci e Neal S. Widmer, Sistemas digitais: Princípios e aplicações, Prentice Hall, 2003.
• James M. Lee, “Verilog® Quickstart: A Practical Guide to Simulation and Synthesis in Verilog”, Springer, 2005.
• IEEE Std. 1364.1 - “2002 IEEE Standard for Verilog Register Transfer Level Synthesis”.
• IEEE standard “Verilog hardware description language”. |
|
|
|
|
|
|
